书目详细信息
： AMD FPGA设计优化宝典:面向Vivado/system Verilog
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-121-45725-8:CNY125.00 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | AMD FPGA设计优化宝典/.高亚军编著 |
| 出版发行项： | 北京:,电子工业出版社:,2023 |
| 载体形态项： | 432页:;+26cm |
| 一般附注： | EDA精品智汇馆 |
| 提要文摘： | 本书共10章，包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机等的代码风格与优化方法，以及扇出和布线拥塞的优化方法。 |
| 题名主题： | 可编程序逻辑阵列 系统设计 |
| 中图分类： | TP332.1 |
| 个人名称等同： | 高亚军 编著 |
| 记录来源： | CN SDL 20240112 |