书目详细信息
： 基于Verilog HDL的数字系统设计与实现
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-121-35713-8:CNY39.80 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | 基于Verilog HDL的数字系统设计与实现/.赵科，鞠艳杰编著 |
| 出版发行项： | 北京:,电子工业出版社:,2019 |
| 载体形态项： | 231页:;+图:;+26cm |
| 一般附注： | 普通高等教育“十三五”规划教材 电子信息科学与工程类专业规划教材 |
| 提要文摘： | 本书共分四个部分，第一部分为基础篇，介绍了数字系统设计所使用的软、硬件平台和硬件描述语言；第二部分为入门篇，讲解了组合逻辑电路和时序逻辑电路的设计方法；第三部分为提高篇，详细讲解了状态机的设计方法、IP封装及原理图调用、常用接口电路设计；第四部分为应用篇，阐述了复杂数字电路的设计思路与方法。 |
| 题名主题： | VHDL语言 程序设计 高等教育 教材 |
| 中图分类： | TP312 |
| 个人名称等同： | 赵科 编著 |
| 个人名称等同： | 鞠艳杰 编著 |
| 记录来源： | CN SDL 20210326 |